verilog除法合成